Интегральные микросхемы комбинационного типа. Методические указания к выполнению работы

Дешифратор К155 ИД3, К1533ИД1
Микросхема представляет собой двоично-десятичный дешифратор на 15 выходов.

Выводы 23, 22, 21 20 — информационные. Служат для получения двоичного кода с весом разрядов 1, 2, 4, 8 соответственно. При получении кода, микросхема выставляет логический «0» на соответствующем коду десятичном выходе (выводы 1-17). На всех остальных выходах в это время присутствует «1».

Все вышесказанное справедливо лишь в том случае, если на входах S (выводы 18, 19), соединенных по «И», присутствует «0». Если на любом из выводов появится «1», на всех выходах дешифратора установится «1» независимо от входного кода. Таким образом, используя входы S и всего лишь один инвертор, несложно нарастить разрядность дешифратора до 32:

Еще один инвертор позволит увеличить разрядность до 64:

Если требуется получить дешифратор на большее количество разрядов, то в качестве устройства выбора микросхем вместо инверторов лучше использовать ту же ИД3 (на схеме ниже – DD1).

В зависимости от четырех старших разрядов кода она активирует тот или иной дешифратор, организуя полную байтную линейку (8 двоичных входов, 256 десятичных выходов).

——————————————-

Дешифтратор К155ИД4, К555ИД4, КР1533ИД4
Микросхема представляет собой два идентичных двоично-десятичных дешифратора на два входа (двоичный код с весом 1-2) и четыре выхода (десятичный код 0-3) каждый. Адресные двоичные входы дешифраторов включены параллельно (выводы 3, 13 микросхемы).

Каждый дешифратор имеет свои входы стробирования. У верхнего по схеме дешифратора входы стробирования соединены по «И», назначение их аналогично микросхеме ИД3 – логический «0»на обоих входах разрешает дешифрацию, «1» на любом из них переводит все выходы дешифратора в «1». Нижний по схеме дешифратор имеет стробирующие входы, соединенные по «И», но с инверсией одного из них. Таким образом дешифрация произойдет при наличии на стробирующих входах сигналов «1» и «0» При любой другой комбинации работа дешифратора будет запрещена (на всех выходах «1»). Такая организация позволяет построить дешифратор на 8 всего на одном корпусе без применения дополнительных элементов:

Аналогично микросхеме ИД3 в дешифраторах на микросхемах ИД4 несложно нарастить разрядность:

При необходимости количество выходов ИД4 можно дорастить до 10 и превратить его в неполный двоично-десятичный дешифратор на 4 входа и 10 выходов используя простую логику:

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема К555ИД5
Является аналогом 155ИД4 с той лишь разницей, что выходы дешифратора собраны по схеме с открытым коллектором:

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема К155ИД1
Неполный двоично-десятичный дешифратор на 4 входа и 10 выходов. Отличительная особенность микросхемы – высоковольтные выходные ключи с открытым коллектором. Микросхема имеет минимум управления — 4 входа для подачи двоичного кода и 10 выходов для отображения полученного кода в десятичном счислении (плюс два вывода питания).

Вход управляется уровнями ТТЛ. Выходы можно нагрузить (собственно для этого микросхема и предназначена) высоковольтными газоразрядными индикаторами, питающимися постоянным или пульсирующим напряжением до 300 В. При поступлении на входы 3, 6, 7, 4 двоичного кода, соответствующий этому коду выход соединяется с корпусом (- источник питания). Все остальные выходы в это время закрыты (имеют высокое сопротивление – «обрыв»). Если на вход подать двоичный эквивалент чисел 10-15 (четырехразрядный двоичный вход это позволяет), то все выходы микросхемы окажутся отключенными. Схема подключения газоразрядного индикатора к микросхеме 155ИД1 проста:

Катоды разрядов подключаются к выходам дешифратора, общий анод через резистор R1 (минимум 22кОм) к плюсу источника питания газоразрядного индикатора. Минус этого источника соединяется с минусовым проводом питания микросхемы.

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема К555ИД6
Неполный двоично-десятичный дешифратор, работающий по тому же алгоритму, что и 155ИД1. Единственное отличие — выходы ИД6 имеют обычные ключи, выдающие ТТЛ уровни «0», «1».

При получении двоичного кода, микросхема устанавливает на соответствующем выходе уровень «0», на остальных «1». При входном коде 10-15 на всех выходах присутствует «1».

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема К555ИД7, КР1533ИД7, КР531ИД7
Полный двоично-десятичный дешифратор на 3 входа и восемь выходов. Входы служат для подачи трехразрядного двоичного кода, выходы – для выдачи его десятичного эквивалента (активный уровень низкий).

Для стробирования выходного сигнала служат три входа S соединенные по «И», два из которых инверсные. При наличии на входах 4, 5, 6 уровней «0», «0», «1» соответственно, дешифрация разрешена, при любой другой комбинации на всех выходах дешифратора устанавливается высокий уровень. Благодаря расширенному управлению стробирования дешифраторы можно объединять для наращивания разрядности без дополнительных элементов или с их минимумом. В качестве примера ниже приведена схема дешифратора на 32 разряда с использованием всего одного дополнительного инвертора.

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема К155ИД10, К555ИД10
Неполный двоично-десятичный дешифратор на четыре входа и десять выходов.

По расположению выводов и логике работы аналогичен микросхеме К155ИД6, но выходы ИД10 выполнены по схеме с открытым коллектором, а выходные ключи рассчитаны на достаточно большой выходной ток. При низком уровне на выходе ключ 555 серии дешифратора в состоянии держать ток до 24 мА, 155 и 133 серии – до 80 мА. При отключенном выходе всех серий напряжение на нем может достигать 15 В, что позволяет напрямую запитать маломощное электромагнитное реле:

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

Микросхема КР531ИД14, КР1533ИД14
Два полных двоично-десятичных дешифратора с двухразрядным входом и четырехразрядным десятичным выходом каждый.

При подаче на вход двоичного двухразрядного кода на соответствующем выходе дешифратора устанавливается его десятичный эквивалент. Входы у обоих дешифраторов прямые, выходы инверсные. Кроме того, каждый из дешифраторов стробируется отдельным сигналом S (вход инверсный). При наличии «0» на входе стробирования дешифратор работает, при высоком уровне переводит все выходы в состояние «1».

Как и все дешифраторы КР1533(531)ИД14 могут соединяться каскадно для наращивания разрядности. На рисунке ниже представлена схема неполного дешифратора на 4 входа и 12 выходов, составленная из двух корпусов КР531ИД14.

Разводку выводов питания ТТЛ микросхем серии К155 (1533, 555, 133) можно посмотерть .

——————————————-

3.1.2 Шифраторы

Шифрирование это способ сжатия данных за счет преобразования m -разрядного унитарного (десятичного) кода в n -разрядный двоичный или двоично-десятичный код (m > n ). Шифраторы (CD , coder ) выполняют функцию, обратную функции дешифратора. При поступлении сигнала на один из входов шифратора на его выходах формируется код, соответствующий номеру этого входа.

Полный шифратор (m – n ) имеет m = 2 n входов и n выходов, если m < 2 n , то шифратор не полный. Также он может быть неприоритетным, если разрешена подача только одного активного сигнала или приоритетным, если допускается подача одновременно нескольких активных сигналов на входы.

Принцип работы полного неприоритетного шифратора (4 – 2) поясняется таблицей истинности (таблица 1).

Таблица истинности неприоритетного шифратора (4 – 2) Таблица 1

набора	Информационные входы				Выходы
	X 3	X 2	X 1	X 0	F 1	F 0

Карты Карно для минимизации схемы шифраторов обычно не используются вследствие сложности составления при большом количестве переменных.

Из таблицы (1) следует, что младший разряд F 0 кода на выходе шифратора равен единице, когда на нечетных входах присутствует единица:

Старший разряд F 1 кода на выходе шифратора равен единице, когда на входах X 3 , X 2 присутствует единица:

Следовательно, схема шифратора (4 – 2) может быть реализована с помощью двух элементов 2ИЛИ (рис. 1, а).

Рис. 1 Схемы неприоритетного шифратора (4 – 2) на элементах 2ИЛИ (а), 2ИЛИ-НЕ (б)

Для инверсной записи (рис. 1, б):

Один из входных сигналов шифратора обязательно имеет единичное значение (таблица 1). Если на входах X 1 , X 2 , X 3 нулевые значения, это означает, ч то на входеX 0 логическая единица, соответствующая набору 0, и этот вход к схеме может быть не подключен (рис. 1, а). Аналогично для X 3 в схеме шифратора на рис. 1, б. Схемы шифраторов на рисунке отличаются зеркальной перестановкой входов (в обоих случаях младший разряд X 0 , старший X 3 ) и инвертированием выходных сигналов (рис.1, б).

У шифраторов обычно имеются служебные входы и выходы:

- Разрешающий (стробирующий) вход EI (EN ) для выбора времени срабатывания шифратора при условии EI =1, также для наращивания разрядности входного кода.

- Разрешающий выход EO (EN ), определяет отсутствие сигналов на всех информационных выходах (EO = 1). Используется для увеличения разрядности путем подключения дополнительных шифраторов, условие подключения EO =1.

- Разрешающий выход GS (CS ), указывает на наличие информационного сигнала хотя бы на одном входе, принимая значение GS = 1. Обеспечивает согласование работы шифратора и внешних устройств (микропроцессор). Может применяться в схеме наращивания разрядности шифратора для исключения ошибок преобразования кодов.

Одно из основных назначений шифратора – ввод данных в цифровые устройства с помощью клавиатуры. Шифраторы, которые при одновременном нажатии нескольких клавиш вырабатывают код только старшей цифры, называют приоритетными. Если эти шифраторы выявляют старшую (левую) единицу и формируют двоичный код соответствующего единице десятичного номера, то называются указателями старшей единицы (обозначение элемента HPR 1/ BIN ).

В таблице истинности указателя старшей единицы (таблица 2) символом «Х» обозначены значения входных переменных, которые не важны для устройства и могут быть равны 0 или 1. Интерес представляют единицы в старшем разряде соответствующего набора.

Символом « – » обозначены значения переменных, которые не поступают в шифратор, т.к. на разрешающем входе EI сигнал логического нуля, на выходе F 1 F 0 = 00.

Пример : если нажата клавиша старшего разряда Х 3 (набор 5), что соответствует кодам 3 10 = 11 2 , нажатие других клавиш должно игнорироваться.

Таблица истинности указателя старшей единицы (4 – 2) Таблица 2
набора	Служебные			Информационные
	вход	выходы		Входы				Выходы
	EI	GS	EO	X 3	X 2	X 1	X 0	F 1	F 0

В соответствии с правилом склеивания для выхода F 1 .

3. Функциональная схема, условное графическое обозначение и таблица истинности полного дешифратора на 3 входа.

4. Линейные дешифраторы: переключательная функция, УГО и схема.

5. Пирамидальные дешифраторы: переключательная функция, УГО и схема.

6. Многоступенчатые дешифраторы прямоугольного типа: переключательная функция, УГО и схема.

7. Тактируемые и дешифраторы интегрального исполнения.

Дешифратор - это комбинационный операционный узел, преобразующий входное слово в сигнал на одном из его выходов.

Таким образом, дешифратором называется узел, в котором каждой комбинации входных сигналов соответствует наличие сигнала на одном из выходов.

На рис.4 представлена функциональная схема дешифратора, имеющая n входов и 2 n -1 выходов.

Методика синтеза дешифраторов

Условия работы дешифратора на два входа можно представить таблицей истинности (табл.3). Количество выходов такого де­шифратора m = 2 2 = 4.

Таблица 3

Таблица истинности дешифратора 2×4 Входы Выходы

Переключательные функции для выходов дешифратора соглас­но этой таблице истинности запишутся следующим образом:

Преобразуем выражения (4) для реализации в базисе И-НЕ:

Условные изображения дешифратора, применяемые при построении функциональных схем, показаны на рис.7, где а - общее обозначение дешифратора; б - обозначение матричного де­шифратора. Входы дешифратора помечаются десятичными числа­ми, изображающими двоичные веса, выходы - десятичными изо­бражениями соответствующих кодовых комбинаций.

Обозначение дешифраторов: 155ИД 1, 555ИД 6 и т.д.

3. Анализ работы шифраторов

Назначение и принцип действия шифраторов.

Рассмотрение вопроса осуществляется путем опроса обучаемых с мест и у доски в соответствии со следующим планом:

· Назначение

· Таблица истинности

· Способы синтеза схем

· Примеры простейших схем

Вопросы рассматриваемые с обучаемыми

Шифраторы:

1. Назначение, логика функционирования и классификация шифраторов.

2. Функциональная схема, условное графическое обозначение и таблица истинности шифратора на n входов.

3. Функциональная схема, условное графическое обозначение и таблица истинности шифратора на 4 входа.

4. Синтез шифраторов в различных базисах.

5. Принципы построения приоритетных шифраторов.

Шифратор представляет собой функциональный узел цифро­вой ЭВМ и предназначен для преобразования унитарного кода (код, в котором лишь одна переменная принимает единичное зна­чение) в некоторый (двоичный) позиционный код.

Иными словами, шифратор выполняет функции, обратные функциям дешифратора.

Полный шифратор имеет 2 m входов и m выходов. При этом, если подан входной сигнал на одну из входных цепей шифратора, то на его выходах формируется слово, соответствующее номеру возбужденной цепи.

Синтез равнозначного шифратора

Пусть m=2, тогда число входов шифратора равно четырем. Таблица функционирования такого шифратора бу­дет иметь следующий вид (табл.4).

Таблица 4

Таблица состояний шифратора 4×2 Входы Выходы X 0 X 1 X 2 X 3 Y 0 Y 1 Рис. 8б. Шифратор на 4 входов на базе элементов И-НЕ Синтез приоритетного шифратора Рассмотрим принцип функционирования шифратора «4× 2». Таблица истинности для данного шифратора представлена в табл. 5. Из таблицы видно, что при построении приоритетного шифратора используются 1,2.4 и 8 наборы, для остальных наборов функция приобретает безразличное значение – Ф.

Мы рассмотрели одноступенчатый дешифратор (линейный) – он является наиболее быстродействующим, но его реализация при значительной разрядности входного слова затруднена, поскольку требует применения логических элементов с большим числом входов, что сопровождается большой нагрузкой на источники входных сигналов. Обычно одноступенчатыми выполняются дешифраторы на небольшое число входов, определяемое возможностями элементов применяемой серии микросхем. Поэтому зачастую количества выводов дешифратора не хватает для выбора необходимого количества устройств микропроцессорной техники. Используя два дешифратора с разрешающим входом Е, можно реализовать дешифратор с количеством выходов N = 2 n+1 (рис. 2.11.3).

Рис. 2.11.3. Дешифратор 3х8 на основе двух дешифраторов 2х4

На рис. 2.11.3 приведена схема комбинированного дешифратора 3х8, реализованная на двух полных дешифраторах 2х4. Таким образом можно из 2-х дешифраторов 3х8 создать дешифратор 4х16 и т.д. Разрешающий вход Е используется, как адресный разряд. При Е = 0 работает верхний дешифратор, при Е = 1 работает нижний дешифратор, при этом все выходы верхнего дешифратора равны 0.

Широко используется еще каскадный (пирамидальный) способ построения дешифраторов с большим числом выходов на микросхемах дешифраторов с меньшим числом выходов (рис.2.11.4) .

Для разрешения работы одного из дешифраторов 3х8 (DC2, DC3, DC4, DC5) на вход Е каждого дешифратора подается разрешающий или запрещающий сигнал от дешифратора DC1 (первый каскад), который управляется адресными разрядами А3, А4.

Рис. 2.11.4. Схема каскадного (пирамидального) включения дешифраторов

Адресные разряды А0, А1, А2 параллельно подаются на дешифраторы 2-го каскада. Общее число адресных разрядов увеличилось на 2 разряда.

Шифраторы. Шифраторы это устройства, предназначенные для преобразования унитарного кода в двоичный. На выходе шифратора появляется многоразрядный двоичный код, соответствующий десятичному номеру входа, на который подан активный логический уровень. Двоичные шифраторы выполняют операцию, обратную операции дешифраторов.

Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа. Если количество входов настолько ве­лико, что в шифраторе используются все возможные ком­бинации сигналов на выходе, то такой шифратор называ­ется полным. Число входов и выходов в полном шифраторе связано соотношением N = 2 n , где N - число входов, n - число выходов. Так, для пре­образования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет рав­но 16 (n = 2 4 = 16), поэтому шифратор 10x4 будет неполным.

Рассмотрим пример построения шифратора для преоб­разования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагает­ся, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход.

Таблица истинности для шифратора приведена в таблице 2.11.3.

Используя данную таблицу, запишем логические выражения для выходных переменных, включая в логическую сумму те входные переменные, ко­торые соответствуют единице соответствующей выходной пере­менной.

Таблица истинности для дешифратора

Таблица 2.11.3.

Входы

Выходы

№

X0

X1

X2

X3

X4

X5

X6

X7

X8

X9

A3

A2

A1

A0

Запишем логические уравнения для выходных переменных А0, А1, А2, А3:

А0 = X1 v X3 v X5 v X7 v X9

A1 = X2 v X3 v X6 v X7

A2 = X4 v X5 v X6 v X7

Для такого шифратора легко построить схему на логических элементах «ИЛИ» (рис. 2.11.5).

Рис. 2.11.5. Схема неполного шифратора 10х4

Методические указания к выполнению работы:

Запишите в отчете, как обычно, название работы, цель работы. Приведите определение дешифратора. Составьте таблицу истинности для дешифратора, имеющего 3 адресных входа. Запишите уравнения для каждого из 8-ми выходов дешифратора. Постройте схему. Соберите схему, реализующую функции дешифратора в Multisim. Исследуйте её работу.

Исследуйте работу микросхемы дешифратора 2х4. Соберите схему дешифратора, приведенную на рис. 2.11.4 используя только дешифраторы 2х4.
Получите временные диаграммы работы схемы. Чтобы показать все входные и выходные сигналы дешифратора используйте 2 анализатора.

Зарисуйте схему и поясните в отчете принцип ее работы. Приведите временные диаграммы. Временные диаграммы надо привести на одной странице, нельзя продолжать связанные по времени графики на другой странице. Все связи между сигналами должны быть наглядными.

Составьте таблицу истинности для полного шифратора 8х3. Запишите логические функции выходных переменных. Постройте и исследуйте схему шифратора. В отчете приведите таблицу истинности, уравнения, построенную по уравнениям схему, временные диаграммы.

Запишите соответствующие каждому пункту выполненной работы выводы.

Вопросы для подготовки к отчету:

1. Дайте определение дешифратора.

2. Дайте определение шифратора.

3. Что понимают под унитарным кодом?

4. Чем отличается полный дешифратор от неполного?

5. Чем отличается полный шифратор от неполного?

6. В чем отличие линейного дешифратора от пирамидального?

7. Больше быстродействие у линейного дешифратора или пирамидального?

8. Больше аппаратных затрат требуется для реализации линейного дешифратора или пирамидального?

9. Для чего применяют в вычислительной технике дешифраторы и шифраторы?

12. Лабораторная работа №12

Исследование мультиплексоров и демультиплексоров

Цель работы: Изучить принципы синтеза и работы мультиплексоров и демультиплексоров.

Задание: Произвести синтез схемы мультиплексора, исследовать работу схемы. Исследовать микросхему мультиплексора, построить и исследовать работу пирамидальной схемы. Произвести синтез схемы демультиплексора, исследовать работу схемы. Исследовать совместную работу мультиплексора и демультиплексора.

Теоретическое введение

Мультиплексором называется комбинационное логическое устройство, предназначенное для управляемой передачи данных от нескольких источников информации в один выходной канал. Входы мультиплексора подразделяются на информационные Д 0 , Д 1 , …… и управляющие (адресные) А 0 , А 1 , …, А n-1 .

Код, подаваемый на адресные входы, определяет, какой из информационных входов в данный момент передается на выход схемы. Поскольку n -разрядный двоичный код может принимать 2 n значений, то, если число адресных входов мультиплексора равно n , число его информационных входов должно равняться 2 n .

Построим таблицу истинности, отображающую работу мультиплексора с двумя адресными входами на основе определения. Обозначим в таблице A0 и A1 – адресные входы. D0, D1, D2, D3 – входы 4-х потоков данных, при установке адреса соответствующие данные будут передаваться на единственный выход мультиплексора Y (таблица 2.12. 1) .

Таблица имеет следующий вид:

Таблица 2.12. 1

Адрес	Данные	Выход
А1	А0	D0	D1	D2	D3	Y
		D0	D1	D2	D3	D0
		D0	D1	D2	D3	D1
		D0	D1	D2	D3	D2
		D0	D1	D2	D3	D3

Запишем уравнение для функции Y:

Y = A1*A0*D0 v A1*A0 D1 v A1 A0*D2 v A1 A0 D3.

Схема, реализующая функцию Y, может быть построена на 2-х инверторах, 4-х трехвходовых элементах «И» и четырехвходовом элементе «ИЛИ» (рис. 12.2.1).

Рис. 12.2.1. Схема мультиплексора 4-1

Можно для реализации этой же схемы собрать дешифратор, и с его помощью осуществлять переключение входов на выход Y (рис. 2.12.2).

Рис. 2.12.2. Схема мультиплексора и его условное обозначение

В тех случаях, когда функциональные возможности ИС мультиплексоров не удовлетворяют разработчиков по числу информационных входов, прибегают к их каскадированию с целью наращивания числа входов до требуемого значения. Наиболее универсальный способ наращивания размерности мультиплексора состоит в построении пирамидальной структуры, состоящей из нескольких мультиплексоров. При этом первый ярус схемы представляет собой столбец, содержащий столько мультиплексоров, сколько необходимо для получения нужного числа информационных входов. Все мультиплексоры этого столбца коммутируются одним и тем же адресным кодом, составленным из соответствующего числа младших разрядов общего адресного кода. Старшие разряды адресного кода используются во втором ярусе, мультиплексор которого обеспечивает поочередную работу мультиплексоров первого яруса на общий выход. Каскадная схема мультиплексора «16-1», построенная на мультиплексорах «4-1», показана на рис. 2.12.3.

Рис. 2.12.3. Каскадная схема мультиплексора 16-1

Типовое применение мультиплексора - это передача информации от нескольких разнесенных в пространстве источников (датчиков) информации на вход одного приемника.

Предположим, что измеряется температура окружающей среды в нескольких помещениях и результаты этих измерений должны быть введены в одно регистрирующее устройство, например ЭВМ. При этом, так как температура изменяется медленно, для получения достаточной точности совсем не обязательно измерять ее постоянно. Достаточно иметь информацию через некоторые фиксированные промежутки времени.

Функцию подключения различных источников информации к одному приемнику по заданной команде и выполняет мультиплексор.

Мультиплексор можно использовать в качестве универсального логического элемента для реализации любой логической функции от числа аргументов, равного числу адресных входов мультиплексора. Покажем это на примере логической функции, заданной таблицей истинности (табл. 2.12.2).

Таблица2.12.2

№	A2	A1	A0	Y	№	A2	A1	A0	Y

Схема, реализующая данную функцию показана на рис. 2.12.4.

Рис. 2.12.4. Реализация комбинационной схемы при помощи мультиплексора

Демультиплексор – это комбинационная схема, имеющая один информационный вход (D), n управляющих (адресных) входов (А0, А1, …, Аn-1) и N = 2 n выходов (Y0, Y1, …, YN-1). Двоичный код, поступающий на адресные входы, определяет один из N выходов, на который передается значение переменной с информационного входа D. Демультиплексор реализует функцию, обратную функции мультиплексора. Он предназначен для разделения потока данных одного источника информации в несколько выходных каналов.

Таблица функционирования демультиплексора (табл.2.12.2), имеющего 4 информационных выхода (Y0, Y1, Y2, Y3) и n = 2 адресных входа (А0, А1), представлена ниже.

Таблица 2.12.2

Инф.вход	Адрес	Информационные выходы
D	A1	A0	Y0	Y1	Y2	Y3
D			D
D				D
D					D
D						D

Уравнения, описывающие работу демультиплексора:

Y0 = D A1* A0*; Y1 = D A1*A0; Y2 = A1 A0*; Y3 = A1 A0.

Схема демультиплексора, построенная по данным уравнениям и его графическое изображение представлены на рис. 2.12.5.

Рис. 2.12.5. Схема демультиплексора "1-4" и его условное изображение

Функция демультиплексора легко реализуется с помощью дешифратора, если его вход “Разрешение” – Е использовать в качестве информационного входа демультиплексора, а входы 1, 2, 4 … - в качестве адресных входов демультиплексора А0, А1, А2, … Действительно, при активном значении сигнала на входе Е избирается выход, соответствующий коду, поданному на адресные входы. Поэтому интегральные схемы дешифраторов, имеющих разрешающий вход, иногда называют не просто дешифраторами, а дешифраторами-демультиплексорами.

Термином “мультиплексирование” называют процесс передачи данных от нескольких источников по общему каналу. В качестве устройства, осуществляющего на передающей стороне операцию сведения данных в один канал применяют мультиплексор. Подобное устройство способно осуществлять временное разделение сигналов, поступающих от нескольких источников, и передавать их в канал (линию) связи друг за другом в соответствии со сменой кодов на своих адресных входах.

На приемной стороне обычно требуется выполнить обратную операцию – демультиплексирование, т.е. распределение порций данных, поступивших по каналу связи в последовательные моменты времени, по своим приемникам. Эту операцию выполняет демультиплексор. Совместное использование мультиплексора и демультиплексора для передачи данных от 4-х источников к

4-м приемникам по общей линии иллюстрирует рис. 2.12.6.

Рис. 2.12.6. Совместное использование мультиплексора и демультиплексора для передачи данных

Похожая информация.

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным , если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Иначе устройство называют последовательностным или конечным автоматом (цифровым автоматом, автоматом с памятью). В последовательностных устройствах обязательно имеются элементы памяти. Состояние этих элементов зависит от предыстории поступления входных сигналов. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательностного устройства на определенные входные сигналы зависит от предыстории его работы.

Среди как комбинационных, так и последовательностных устройств выделяются типовые, наиболее широко используемые на практике.

Шифраторы

Шифратор - это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n= 2 m , где n- число входов, m- число выходов.

Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 2 4 = 16), поэтому шифратор 10×4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис. 3.35.

Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной пере­менной. Так, на выходе у 1 будет логическая «1» тогда, когда логическая «1» будет или на входе Х 1 ,или Х 3 , или Х 5 , или Х 7 , или X 9 , т. е. у 1 = Х 1 + Х 3 + Х 5 + Х 7 +X 9

Аналогично получаем у 2 = Х 2 + Х 3 + Х 6 + X 7 у 3 = Х 4 + Х 5 + Х 6 + Х 7 у 4 = Х 8 + X 9

Представим на рис. 3.36 схему такого шифратора, используя элементы ИЛИ.
На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1», т. е. на приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Рассмотрим в качестве примера (рис. 3.37) шифратор с приоритетом (приоритетный шифратор) К555ИВЗ серии микросхем К555 (ТТЛШ).

Шифратор имеет 9 инверсных входов, обозначенных через PR l , …, PR 9 . Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода B l , …, B 8 . Аббревиатура B означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, B 8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах - логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR 1 - логический ноль, а на всех остальных входах - логическая единица, то на выходах имеются следующие сигналы: В 1 − 0, В 2 − 1, В 4 − 1, В 8 − 1, что соответствует числу 1 в инверсном коде (1110).

Если на входе PR 9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: В 1 − 0 , В 2 − 1 , В 4 − 1, В 8 − 0, что соответствует числу 9 в инверсном коде (0110).

Основное назначение шифратора - преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).

Дешифраторы

Называется комбинационное устройство , преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2 n , где n- число входов, а m- число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 3.38).

Дешифратор имеет 4 прямых входа, обозначенных через А 1 , …, А 8 . Аббревиатура A обозначает «адрес» (от англ.address). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов Y 0 , …, Y 9 . Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный.

Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе. Например, если на всех входах - логические нули, то на выходе Y 0 - логический ноль, а на остальных выходах - логическая единица. Если на входе А 2 - логическая единица, а на остальных входах - логический ноль, то на выходе Y 2 - логический ноль, а на остальных выходах - логическая единица. Если на входе - двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах - логическая единица.

Дешифратор - одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств.

Рассмотренные шифраторы и дешифраторы являются примерами простейших преобразователей кодов.

Преобразователи кодов

В общем случае, называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.

Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный. Допустим, что необходимо реализовать таблицу соответствия кодов, приведенную на рис. 3.39.

Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов часто создают по схеме дешифратор - шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу, приведена на рис. 3.40, где использован матричный диодный шифратор. Принцип работы такого преобразователя довольно прост. Например, когда на всех входах дешифратора логический «О», то на его выходе 0 появляется логическая «1», что приводит к появлению «1» на выходах у 4 и у 5 , т. е. реализуется первая строка таблицы соответствия кодов.


Промышленность выпускает большое число шифраторов, дешифраторов и преобразователей кодов, таких как дешифратор 4×16 со стробированием (К555ИДЗ), преобразователь кода для управления светодиодной матрицей 7×5 (К155ИД8), преобразователь кода для управления шкальным индикатором (К155ИД15) и др.